# WIRING STRUCTURE FOR THIN FILM TRANSISTOR DEVICE AND ITS PRODUCTION

Patent Number:

JP4307521

Publication date:

1992-10-29

Inventor(s):

KOIKE HIDEKI

Applicant(s):

SEIKO EPSON CORP

Requested Patent:

☐ JP4307521

Application Number: JP19910071715 19910404

Priority Number(s):

IPC Classification:

G02F1/136; G02F1/1343; H01L27/12; H01L29/784

EC Classification:

Equivalents:

JP2998255B2

#### **Abstract**

PURPOSE:To detect and preclude a defect, caused by an electric conductor which drives a thin film transistor(TFT) used for an active matrix liquid crystal display device, in the early stage of a manufacture process.

CONSTITUTION: The gate electric conductor 102 and source electric conductor 103 of the TFT are formed on a substrate 101 in the beginning of the manufacture process and in the stage, the defect such as the open circuit, short circuit, etc., of the electric conductors is detected and corrected to form the TFT which is free from the defect caused by the electric conductors. In the early stage of the manufacture process, the electric conductors are inspected, so the cause of the defect is easily narrowed down, a countermeasure is easily taken, and the substantial manufacture cost of each finished article is reducible. Further, the electric conductors are embedded in the substrate, so picture elements are put over the electric conductors, which can be used as light shield belts between the picture elements to eliminate the need for light shield belts on an counter substrate, so panel assembly is facilitated, the aperture rate is improved, and large contrast is obtained.

Data supplied from the esp@cenet database - 12

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平4-307521

(43)公開日 平成4年(1992)10月29日

セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号 (72)発明者 小池 秀樹 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内	技術表示簡用	FI	庁内整理番号	ţ	識別記号		(51) Int.Cl. <sup>5</sup>
H01L 27/12 A 8728-4M 29/784 9056-4M H01L 29/78 311 A 審査請求 未請求 請求項の数4(全 5 頁)  1)出願番号 特顧平3-71715 (71)出願人 000002369 セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号 (72)発明者 小池 秀樹 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内			9018-2K		500	1/136	G02F
29/784       9056-4M     H01L 29/78 311 A       審査請求 未請求 請求項の数4(全 5 頁)       1)出願番号     特願平3-71715       (71)出願人 000002369       セイコーエプソン株式会社       東京都新宿区西新宿2丁目4番1号       (72)発明者 小池 秀樹       長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内			9018-2K			1/1343	
9056-4M     H01L 29/78     311 A       審査請求 未請求 請求項の数4(全 5 頁)       1)出願者号     特願平3-71715     (71)出願人 000002369       セイコーエプソン株式会社東京都新宿区西新宿2丁目4番1号     東京都新宿区西新宿2丁目4番1号       (72)発明者 小池 秀樹長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内			8728-4M	Α		27/12	H01L
審査請求 未請求 請求項の数4(全 5 頁)  1)出願番号 特顧平3-71715 (71)出願人 000002369 セイコーエブソン株式会社 東京都新宿区西新宿2丁目4番1号 (72)発明者 小池 秀樹 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式会社内						29/784	
1) 出願番号 特顧平3-71715 (71) 出願人 000002369 セイコーエブソン株式会社 東京都新宿区西新宿2丁目4番1号 (72)発明者 小池 秀樹 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式会社内	29/78 3 1 1 A	H01L	9056-4M				
セイコーエプソン株式会社 東京都新宿区西新宿 2 丁目 4 番 1 号 (72) 発明者 小池 秀樹 長野県諏訪市大和 3 丁目 3 番 5 号 セイコ ーエプソン株式会社内	野査請求 未請求 請求項の数4(全 5 頁	ā					
変数都ででである。では3年(1991)4月4日では3年(1991)4月4日東京都新宿区西新宿2丁目4番1号(72)発明者 小池 秀樹 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式会社内	000002369	(71)出廣人		i	<b>持顧平</b> 3-71715		(21) 出願番号
(72)発明者 小池 秀樹 長野県諏訪市大和3丁目3番5号 セイコ ーエブソン株式会社内	セイコーエプソン株式会社						
長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内	東京都新宿区西新宿2丁目4番1号		4日	4月	<sup>2</sup> 成3年(1991)		(22) 出願日
ーエプソン株式会社内	小池 秀樹	(72)発明者					
	長野県諏訪市大和3丁目3番5号 セイニ						
(74) (ATO) (AAL) TE ATO (MAGA)	ーエプソン株式会社内						
14)代理人 开理工 鈴木 各二郎 (外1名)	弁理士 鈴木 喜三郎 (外1名)	(74)代理人					


### (54) 【発明の名称】 薄膜トランジスタ装置の配線構造およびその製造方法


# (57)【要約】

【目的】アクティブ・マトリックス液晶表示装置に用いられる薄膜トランジスタを駆動する配線において、それに起因する欠陥の発生を製造工程初期に検出し未然に防止する。

【構成】薄膜トランジスタのゲート配線およびソース配線を製造工程の初期に基板上に形成し、その段階において配線の断線や短絡等の欠陥を検出し修正することにより、配線に起因する欠陥のない薄膜トランジスタを形成する。

【効果】製造工程の初期の段階で配線の検査を行うため、欠陥原因を絞り込みやすく、かつ対策が打ちやすくなり、完成品あたりの実質的は製造コストを低下させることができる。また、配線が基板内部に埋め込まれることから、 西素を配線の上部に重ねて、配線を各画素間の遮光帯に用いられることが可能となり、対向基板上の遮光帯が不要になるため、パネル組立が容易になると同時に開口率が向上し、コントラストが大きく取れる。





1

## 【特許請求の範囲】

【請求項1】マトリックス状に複数個配置された薄膜ト ランジスタ装置の配線構造において、ゲート配線および ソース配線の2層の配線を薄膜トランジスタを形成する 以前に形成することを特徴とする薄膜トランジスタ装置 の配線構造。

【請求項2】請求項1の配線構造において第1層の配線 にゲート配線を、第2層の配線にソース配線をとること により、ソース配線よりもゲート配線を先に形成するこ とを特徴とする薄膜トランジスタ装置の配線構造。

【請求項3】請求項1の配線構造においてゲート配線お よびソース配線の配線材料を同一材料とすることを特徴 とする薄膜トランジスタ装置の配線構造。

【請求項4】請求項1の配線構造において配線間を絶縁 する層間絶縁膜の成膜後、連続的に第2層の配線を形成 することを特徴とする薄膜トランジスタ装置の配線構造

#### 【発明の詳細な説明】

[0001]

線構造および製造方法に関し、特に薄膜トランジスタが マトリックス状に多数配置された液晶表示装置における 配線の断線および配線間の短絡に起因する欠陥を防止す る技術に関する。

[0002]

【従来の技術】従来、マトリックス状に配置された各画 素に薄膜トランジスタの駆動素子をもつアクティブマト リックス方式の液晶ディスプレイが知られている。この **薄膜トランジスタを駆動するには互いに独立するソース** 信号とゲート信号を薄膜トランジスタに入力しなければ 30 劣化させる可能性があり、ゲート配線をソース線よりも ならないため、同一基板上に互いに絶縁させて3次元的 に配線する必要がある。近年の液晶表示装置の大画面 化、高 細化に伴う構成画素の大幅な増加により欠陥の 発生も増加し完成品の歩留まりを低下させている。歩留 まりを低下させる欠陥には、大別すると点欠陥と線欠陥 がある。点欠陥の要因には、薄膜トランジスタの特性の 不良、ITOとソース線がパターン不良によって短絡し てしまうなどがあり、線欠陥は、断線、短絡、ピンホー ルなどの層間絶縁膜不良によるクロス・ショートがあ る。このように薄膜トランジスタの特性不良を除き、歩 40 同一にしても良い。その場合、進光の程度が配線の種類 留まりを低下させている原因には配線に起因する欠陥に よるものが多く、配線構造を工夫する必要がある。

【0003】これまでは、これらの欠陥に対してはクロ ス部の短絡の防止としてゲート配線を先に形成する逆ス タガ型のトランジスタを採用することにより、ゲート線 ・ソース線間のクロス部の構造を図3のように絶縁膜を 多層化して欠陥を低減していた。

[0004]

【発明が解決しようとする課題】しかし、前述の従来技 術ではクロス部の短絡欠陥を大きく低減することはでき 50 製造工程ごとの模式図である。まず、絶縁基板上にゲー

るが、基板製造工程後期のソース配線を形成以降でない と検査されないため、仮にこの段階で欠陥が多く、修正 が困難な場合はそれまでの製造に要した時間と費用が無 駄となってしまい、また、その後の修正もかなり大変と なる。そこで本発明のこのような問題点を解決するもの で、その目的とするところは配線に起因する欠陥を製造 工程初期に検出し、修正できる薄膜トランジスタの配線 構造を提供するところにある。

2

[0005]

【課題を解決するための手段】本発明の薄膜トランジス タの配線構造は、ゲート配線およびソース配線の形成を 薄膜トランジスタを形成する以前の製造工程初期に行 い、配線に起因する欠陥を工程初期に検出できることを 特徴とする。

[0006]

【実施例】(実施例1)図1(a)、(b)は、本発明 の実施例における平面図および断面図である。

【0007】本発明の実施例における薄膜トランジスタ の配線構造は、図1 (b) で示す構造をしている。10 【産業上の利用分野】本発明は、薄膜トランジスタの配 20 1は絶縁基板、102はゲート配線、103はソース配 線、104は画素ITO、105はゲート電極である。 【0008】以下、製造方法について説明する。

【0009】まず、図1(b)に示したようなガラスや 石英のような絶縁基板101上に層間絶縁膜106を挟 んでゲート配線102およびソース配線103を形成す る。以下の図1 (b) ではゲート配線がソース配線の前 に形成されているがゲート配線をソース配線の後に形成 してもよい。ただし、ゲート配線には絶えず直流成分が かかるため、液晶ディスプレイに適用した場合、液晶を 先に形成し、液晶層までの距離をはなす方が液晶の信頼 性の点でよい。また、断線による線欠陥を防ぐため、第 1層の配線の断面形状にテーバーをつける。垂直だと層 間絶縁膜を形成する際にエッジや基板との界面付近で異 常成長しやすく、第2層の配線の被覆性が低下し、断線 に結びつくからである。本実施例ではゲート配線を先に 形成することとし、ゲートおよびソースの配線材料とし てそれぞれCrおよびAlを用い、層間絶縁膜は、Si O1 を用いた。なお、ゲート配線とソース配線の材質を に依らなくなり、配線を遮光帯に用いるときは極めて有 効である。また、後に説明するような、プロセスの低温 化にともないレーザアニールの技術を採用する際は、能 動層を再結晶化させるための熱が面内で比較的均一に拡 散でき、薄膜トランジスタの特性の面内ばらつきが抑え られる点から、ソース・ゲートとも同一材料の方が望ま LV.

【0010】次に、図2にそって配線のパターニングに ついて詳細に説明する。図2は基板上に形成する配線の

ト配線となるCrをスパッタ法により150nm形成 し、テーパーエッチングによりパターニングする。テー パーエッチングは従来Crのエッチャントとして用いら れてきたセリュウム硝酸アンモニア ((NH4)2[C e(NOs)。]) に硝酸を加えることにより、パター ンエッジでのレジストの密着性を低下させて行った。ま た、パターニングは図2(a)のように隣合う配線間の 短絡の検出が容易なように千鳥状にゲート配線をバター ニングする。また、薄膜トランジスタがマトリックス状 リア201の外周について、ゲート配線との交差がない ので、同時にソース配線側の実装用の引き出し部もパタ ーニングする。この理由は液晶ディスプレイは対向基板 との間隔(ギャップ)を一定に保って組み立てる必要が あり、その間隔の調整は接着剤中にギャップに相当する 径のガラスファイバを混ぜ、基板周辺の引き出し配線部 上ではり合わせており、引き出し部での膜厚をそろえて おいたほうが組立が行いやすいため、ソース配線側の引 き出し部もパターニングするのである。202は実装用 ておく。引き出し方向の異なる短絡端子間での導通を検 査することにより、配線間に短絡が存在するかどうかが わかる。203は欠陥検出用の補助端子であり、個々の 配線の断線、短絡はこれを使って行う。次に、モノシラ ンと酸素を原料ガスにした常圧化学気相成長(APCV D) 法により層間絶縁膜となるSiO2 を反応温度30 0℃で膜厚300nm成膜する。その後、実装用端子お よび補助端子にコンタクトホールを開孔してから、ソー ス配線となるA1を膜厚400mmスパッタ法により成 グし、ソース配線およびゲート・ソースの端子部を形成 する。このときのゲート配線の時と同様に千鳥状にバタ ーニングする。この段階で配線の断線および配線間の短 絡を検査する。検査の方法は、引き出し方向の異なる3 つの短絡された端子と残りの方向の補助端子間の電気的 な導通の有無により検出する。通常は相対する方向のみ に導通があるが、断線した場合は3方向とも導通がなく なり、また、ゲートおよびソース配線間に短絡があると 相対する方向以外にもう1方向にも導通が検出される。 のについてのみを次工程にまわし、短絡欠陥の多いもの については、第2層の配線を剥離し再度薄膜形成し基板 再生を行う。この検査工程を入れることにより、次工程 への進行歩留まりを向上できる。

【0011】次に、薄膜トランジスタの製造方法につい て図1(b)に従って説明する。本実施例では、高移動 度の得られる多結晶シリコン膜を能動層に用いたトップ ゲートコプレーナ型の薄膜トランジスタについて述べる が、これに限るものではなく、逆スタガ型の薄膜トラン

てきた基板上に薄膜トランジスタの下地となるSiO2 膜107を再度、常圧化学気相成長法(APCVD)に より300nm形成し、その後、プラズマ化学気相成長 法(P-CVD)により300℃でアモルファスSi膜 を50 nm形成する。続いて、エキシマレーザを前記の アモルファスSi膜に照射し、結晶化させる。薄膜トラ ンジスタの製造にあたって注意しなければならないの は、金属配線をすでに行っているために製造温度を30 0℃以下に抑える必要がある点である。そこで、低温で に配置し、組立後に実際に絵が表示されるアクティブエ 10 アモルファスSiのレーザアニールの技術を採用するこ とにより、多結晶シリコンを得た。また、エキシマレー ザを用いたのは、前記のような薄い膜をアニールするの に極めて有効であるからである。その後、前記の結晶化 させたSI膜をパターニングしてから、ゲート絶縁膜と なるSiOz をECRプラズマ化学気相成長法により1 50 nm形成し、その後、ゲート配線上にコンタクトホ ールを開孔する。続いて、前記のコンタクトホールを会 してゲート電極となるCrを150nm形成しパターニ ングする。その後、ボロンをイオン注入し、ソース・ド の端子で、実装用の端子同志は引き出し方向別に短絡し 20 レイン領域108を形成後、再びエキシマレーザーを照 射させ、ソース・ドレイン領域を活性化させる。続い て、SIOz 膜109をAPCVDにて200nm形成 する。この絶縁膜はなくてもソース配線との結線110 は可能であるが、パターン不良によるゲート電極との短 絡を防止するために成膜する。その後、ソース・ドレイ ン領域に対してコンタクトホールを開孔し、画素ITO 104を形成する。さらにソース配線にコンタクトホー ルを開孔後、再度A1をスパッタ法により形成し、11 0のようにソース領域とソース配線をA1で結線する。 膜する。続いて、図2(b)のようにA 1 をパターニン 30 コンタクトホール開孔の工程を2回に分けたのは開孔す る部分の膜厚が異なるためで、ソース・ドレイン領域の 膜厚が極めて薄いために、ソース・ドレインへのコンタ クトのエッチングではオーパーエッチできないからであ る。以上により、事前に配線された基板上に薄膜トラン ジスタを形成する。

> 【0012】なお、ここに上げた実施例はあくまでも一 実施例にすぎない。

(実施例2) 実施例1で述べた配線構造では第2層の配 線を形成する前に層間絶縁膜をパターニングする工程が こうした検査の後、欠陥のないものおよび修正可能なも 40 入っていた。絶縁膜のパターニング工程があると、レジ ストのピンホールによるエッチング液のしみ込みやゴミ ・ケパ等によるパターン不良により、絶縁膜に穴があ き、欠陥となることがある。そこで、層間絶縁膜をエッ チングでパターニングせずに第2層配線を形成する製造 方法も発明した。

【0013】まず、第1層の配線となるゲート配線Cr を実施例1同様図2 (a) のようにバターニング後、図 2 (a) のアクティブエリア201以外を覆い隠してス パッタ法により層問絶縁膜のSiOzを形成する。端子 ジスタにおいても応用できる。まず、前記により進行し 50 部はアクティブエリア内と比較して設計ルールが綴く、

õ

しかも端子のところのみに絶縁膜が形成されないように すれば良いのでマスクスパッタ法によるパターニングで 十分である。その後、第2層の配線を形成しパターニン グする。この方法によると、欠陥が減少すると同時に、 フォトエッチ工程で1回減り、さらに絶縁膜と第2層配 線の成膜が連続化が可能なためスルートップが大きく向 上する。

#### [0014]

【発明の効果】本発明の薄膜トランジスタの配線構造お よび製造方法は次のような優れた効果を有する。

【0015】まず、ゲート配線およびソース配線を薄膜 トランジスタを形成する以前の製造工程の初期の段階で 行うため、欠陥原因を絞り込みやすくかつ対策が打ちや すい。また、仮に欠陥が発生してもその基板を次工程に 回さないことにより、完成品あたりの実質的は製造コス トを低下させる。

【0016】第2に、配線が基板内部に埋め込まれたた めに、画案を構成するITOを配線の上部に重ねて形成 すること可能となり、これまで対向基板上に設けていた **遮光体をゲートおよびソース配線で代用することができ 20 301 ソース配線** るため、画素ITO間の間隔が狭くなったことから開口 率を大きく取れると同時に、薄膜トランジスタと対向基 板との組立ズレの制御が比較的緩和されることから、パ ネル組立時のアライメントが容易となる。

【0017】したがって、欠陥が無く、高コントラスト の液晶ディスプレイが容易に得られる。

## 【図面の簡単な説明】

【図1】本発明の実施例における平面図(a) および断 面図(b)である。

【図2】配線構造の製造工程ごとの模式図である。

【図3】従来の蕁膜トランジスタと配線のクロス部の断 面図である。

## 【符号の説明】

- 101 絶縁基板
- 102 ゲート配線
- 103 ソース配線
- 10 104 画素ITO
  - 105 ゲート電板
    - 106 層間絶縁膜
    - 107 下地SiOz
    - 108 ソース・ドレイン領域
    - 109 SiOz膜
    - 110 ソース配線との結線(A1)
    - 201 アクティブエリア
    - 202 実装端子
    - 203 補助端子
- - 302 ゲート配線
  - 303 n+7モルファスSi
  - 304 エッチング・ストッパ
  - 305 ゲート (Ta)
  - 306 Ta: Os
  - 307 SiNr
  - 308 アモルファスSi

# [図3]

